axi总线协议的理解

总线的两端可以分为master和slave，他们直接一般通过interconnect连接，如果是一对一的话，interconnect可以没有。

axi协议将读地址通道，读数据通道，写地址通道，写数据通道，写响应通道分开，极大的提高了axi的传输性能。

下是读写时序的分析，以及valid和ready的关系，valid和ready并没有固定的先后顺序，谁准备好了就可以发送。

下是读写时序的分析，关键点是burst数和transfer数。

axi总线支持交叉的，乱序的传输，传输的正确性依靠id去保证。

axi协议提供低功耗设计，具体的设计指导可以参考相关的手册。